新竹2017年5月16日電 /美通社/ --ASIC設計服務暨IP研發(fā)銷售廠商智原科技（Faraday Technology Corporation，TWSE：3035）今日推出基于聯(lián)電40LP工藝的UrLib+?附加單元庫（Library）技術。UrLib+是一組額外客制的單元庫，主要提供給第三方單元庫一起搭配使用，進而優(yōu)化原第三方單元庫的繞線結果，取得較佳的PPA（功耗/性能/面積）、監(jiān)控良率變化、降低頻率噪聲干擾、強化ESD保護、降低ECO成本，帶給客戶更多的附加價值。
依靠智原24年的單元庫開發(fā)與ASIC量產(chǎn)經(jīng)驗，UrLib+能夠無縫整合聯(lián)電40LP平臺現(xiàn)有的第三方單元庫，以改善繞線結果及量產(chǎn)良率。藉由UrLib+的支持，CPU核心可以在時鐘樹（Clock-tree）上節(jié)省約43%的功耗。而針對單元庫繞線效率，依據(jù)電路設計結構或單元映射流程的不同，UrLib+可以協(xié)助縮小芯片面積約4%至11%。除了現(xiàn)有的40LP工藝平臺外，對于其他第三方的單元庫或工藝技術，智原也支持UrLib+單元庫的移植服務。
智原科技總經(jīng)理王國雍表示：“單元庫設計為IC設計的基礎，在ASIC產(chǎn)品多樣化的驅使下，智原對單元庫的設計一直有著開創(chuàng)性的想法與做法。在聯(lián)電的先進工藝中，持續(xù)改善單元庫是我們一貫的目標，相信UrLib+可為IC設計廠商、晶圓廠、以及其他第三方單元庫供貨商帶來三者均贏的成果。”
關于智原科技
智原科技（Faraday Technology Corporation, TWSE: 3035）為專用集成電路（ASIC）設計服務暨知識產(chǎn)權（IP）研發(fā)銷售領導廠商，總公司位于臺灣新竹科學園區(qū)，并于中國大陸、美國、日本與歐洲設有研發(fā)、營銷據(jù)點。重要的IP產(chǎn)品包括：I/O、標準單元庫、Memory Compiler、兼容ARM指令集CPU、DDR 2/3/4、低功耗DDR 1/2/3、MIPI、V-by-One、USB 3.X、10/100/1000 Ethernet、Serial ATA、PCI Express、可編程高速SerDes，以及數(shù)百個外設數(shù)字及混合訊號IP。更多信息，請瀏覽智原科技網(wǎng)站www.faraday-tech.com 或關注微信號faradaytech。
